(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(24) 登録日 平成16年11月12日 (2004.11.12)

特許第3613646号

(P3613646)

(45) 発行日 平成17年1月26日(2005.1.26)

(51) Int.C1. ⁷	F I		
HO3K 17/687	НОЗК	17/687	Α
HO3K 17/567	НОЗК	17/56	С
	НОЗК	17/687	F

請求項の数 2 (全 9 頁)

(21) 出願番号 (22) 出願日 (65) 公開番号	特願平7-267724 平成7年9月21日 (1995.9.21) 特開平9-93103	(73)特許権者	† 395018251 マッスル株式会社 大阪府池田市伏尾台4丁目9-15
(43) 公開日	平成9年4月4日 (1997.4.4)	(74) 代理人	100096839
審査請求日	平成14年4月2日 (2002.4.2)		弁理士 曽々木 太郎
		(72) 発明者	玉井 博文
			大阪府池田市伏尾台4丁目9ー15
		審査官	江嶋 清仁
		(56) 参考文南	∜ 特開平07−154967(JP, A)
		(58) 調査した	:分野 (Int.Cl. ⁷ , DB名)
			HUZM 3/28

(54) 【発明の名称】 無接点スイッチ

(57)【特許請求の範囲】

【請求項1】

オンおよび / またはオフ時における電力損失に関係する電圧および / または電流が著しく 低減されてなる無接点スイッチ<u>であって、</u>

前記無接点スイッチが、無接点スイッチ素子と該無接点スイッチ素子の下流においてその 無接点スイッチ素子からの電流を阻止する方向に接続されている一方向に電流を流す電流 制限素子とからなる第1回路素片と、電源からの電流を阻止する方向に配列されている一 方向に電流を流す電流制限素子と該電流制限素子の下流に接続されている無接点スイッチ 素子とからなる第2回路素片とにより並列回路を構成し、この並列回路の第1回路素片の 無接点スイッチ素子と電流制限素子との間に一端が接続され、第2回路素片の電流制限素 子と無接点スイッチ素子との間に他端が接続されたコイルとからなるスイッチング部と、 該スイッチング部に並列接続されてなるコンデンサとを備えてなることを特徴とする無接 点スイッチ。

【請求項2】

<u>オンおよび/またはオフ時における電力損失に関係する電圧および/または電流が著しく</u> 低減されてなる無接点スイッチであって、

前記無接点スイッチが、無接点スイッチ素子と該無接点スイッチ素子の下流においてその 無接点スイッチ素子からの電流を阻止する方向に接続されている一方向に電流を流す電流 制限素子とからなる第1回路素片と、電源からの電流を阻止する方向に配列されている一 方向に電流を流す電流制限素子と該電流制限素子の下流に接続されている無接点スイッチ 10

20

10

30

素子とからなる第2回路素片とにより並列回路を構成し、この並列回路の第1回路素片の 無接点スイッチ素子と電流制限素子との間に一端が接続され、第2回路素片の電流制限素 子と無接点スイッチ素子との間に他端が接続されたコンデンサとからなるスイッチング部 と、該スイッチング部に並列接続されてなるコイルとを備えてなることを特徴とする無接 点スイッチ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は無接点スイッチに関する。さらに詳しくは、オンあるいはオフ時における電力損 失や電磁放射ノイズが低減されてなる無接点スイッチに関する。

【0002】

【従来の技術】

従来より、各種電子機器においてトランジスタを用いた無接点スイッチ(以下、単にスイ ッチという)が用いられている。図11および図12は、このスイッチsを用いた回路の 例を示すものであり、また図13はそのスイッチsの動作特性を模式的に示すものである 。そして、このスイッチsは、通常、制御部(図示省略)からのトリガーによりオンまた はオフされているが、図13からわかるように、回路を流れる電流はトリガーが入力され てから所定時間経過後、いわゆる過渡状態を経て所定値に到達する。また、オフ時におい ても同様に、過渡状態を経てゼロとなる。一方、スイッチs両端の電圧は、トリガーが入 力されてから所定時間経過後、いわゆる過渡状態を経てゼロとなる。また、オフ時におい 20

【 0 0 0 3 】

ところで、このスイッチ s における電力損失 P L は、下記式 1 により算出されることが知られている。

[0004]

 $P_{L} = V_{sat} \cdot I_{s} + k V_{s} \cdot I_{s} (T_{ON} + T_{OFF}) / T$ (1)

ここに、

V sat: トランジスタの飽和コレクタ電圧

- Is: 10路電流
- k :スイッチにより定まる定数
- Vs : スイッチの端子間電圧
- T ₀ № : スイッチのオン時の過渡状態時間
- ToFF:スイッチのオフ時の過渡状態時間
- T : 周期

[0005]

ところで、前記式において第1項の損失は、飽和コレクタ電圧 V sat が極めて低い値で あるところから、第2項の損失よりも非常に小さくなる。そこで、スイッチ s における電 力損失 P tを少なくするためには、第2項の損失を小さくすればよいことがわかる。

【0006】

そのため、応答速度を向上させたトランジスタ素子が開発され、実用に供されている。例 40 えば、MOSFET,IGBT,SITなどの高速トランジスタがそれである。 【0007】

しかしながら、前記トランジスタ素子は、応答速度が速いところから、スイッチング損失 は小さくできるが、その反面スイッチング時の電圧変化率や電流変化率が大きくなり、放 出される電磁ノイズが増加し、他の電子回路や無線通信に悪影響が生じているという問題 がある。

【 0 0 0 8 】

また、図12に示す回路においては、スイッチs₁をオフし、続けてスイッチs₂をオン した場合には、スイッチs₁が完全にオフしていない時点でスイッチs₂がオンされるお それがある。そのため、制御部(図示省略)にディレイタイマーを設けなければならない 50 という問題もある。

【0009】

【発明が解決しようとする課題】

本発明はかかる従来技術の課題に鑑みなされたものであって、オンあるいはオフ時の過渡 状態における電力損失に関係する電圧および / または電流を低減することにより、スイッ チの電力損失が著しく低減できる無接点スイッチを提供することを主たる目的としている

[0011]

【課題を解決するための手段】

本発明の第1態様は、<u>オンおよび/またはオフ時における電力損失に関係する電圧および</u>10 /<u>または電流が著しく低減されてなる無接点スイッチであって、</u>無接点スイッチ素子と該 無接点スイッチ素子の下流においてその無接点スイッチ素子からの電流を阻止する方向に 接続されている一方向に電流を流す電流制限素子とからなる第1回路素片と、電源からの 電流を阻止する方向に配列されている一方向に電流を流す電流制限素子と該電流制限素子 の下流に接続されている無接点スイッチ素子とからなる第2回路素片とにより並列回路を 構成し、この並列回路の第1回路素片の無接点スイッチ素子と電流制限素子との間に一端 が接続され、第2回路素片の電流制限素子と無接点スイッチ素子との間に他端が接続され たコイルとからなるスイッチング部<u>と、該スイッチング部に並列接続されてなるコンデン</u> サとを備えてなることを特徴とする無接点スイッチに関する。

【0013】

本発明の第2態様は、<u>オンおよび/またはオフ時における電力損失に関係する電圧および</u> /または電流が著しく低減されてなる無接点スイッチであって、無接点スイッチ素子と該 無接点スイッチ素子の下流においてその無接点スイッチ素子からの電流を阻止する方向に 接続されている一方向に電流を流す電流制限素子とからなる第1回路素片と、電源からの 電流を阻止する方向に配列されている一方向に電流を流す電流制限素子と該電流制限素子 の下流に接続されている無接点スイッチ素子とからなる第2回路素片とにより並列回路を 構成し、この並列回路の第1回路素片の無接点スイッチ素子と電流制限素子との間に一端 が接続され、第2回路素片の電流制限素子と無接点スイッチ素子との間に他端が接続され たコンデンサとからなるスイッチング部<u>と、該スイッチング部に並列接続されてなるコイ</u> ルとを備えてなることを特徴とする無接点スイッチに関する。

【 0 0 1 5 】

【作用】

本発明のスイッチは前記のごとく構成されているので、スイッチの電力損失 P L に関する 式(1)の第2項の電圧あるいは電流を著しく低く、例えばゼロとできる。そのため、ス イッチのオンあるいはオフに起因する電力損失が著しく低減、例えばゼロとされる。 【0016】

また、電磁放射ノイズが低減されている本発明の好ましい態様においては、ノイズにより 他の電子回路が誤作動するおそれや無線通信に悪影響を与えるおそれもなくなる。

【0017】

【発明の実施の形態】

以下、添付図面を参照しながら、本発明を実施の形態に基づいて説明するが、本発明はか かる実施の形態のみに限定されるものではない。

[0018]

本発明のスイッチの一実施の形態を図1に示し、このスイッチ1は、N-MOSFET2 1とダイオード22とコイル23との組合せからなるスイッチング部2、およびこれに並 列に接続されているコンデンサ3とを主要部としてなる。なお、以下で「上流」あるいは 「下流」という用語を用いるが、これは電源Eを基準としているもので、上流とは電源E に近い方をいい、下流とは電源Eから遠い方をいう。

【 0 0 1 9 】

スイッチング部2におけるN-MOSFET21とダイオード22とコイル23との組合 50

40

30

20

せは、具体的には、図1に示すように、N-MOSFET21の下流にダイオード22を N-MOSFET21からの電流Iを阻止する向きに接続してなる第1回路素片2aと、 電源Eからの電流Iを阻止する向きとされているダイオード22の下流にN-MOSFE T21を接続してなる第2回路素片2bとにより並列回路を構成し、この並列回路の各回 路素片2a,2bの中間部にコイル23を接続してなるものである。

【0020】

以下、図2~図6を参照しながら、かかる構成とされているスイッチ1の動作について説 明する。

【0021】

(1) スイッチ1がオンされた場合

10

1 制御部(図示省略)からトリガーが、第1および第2回路素片2a,2bのN-M OSFET21,21のベースに入力され、N-MOSFET21,21がオンする(図 2参照)。

【0022】

2 N - MOSFET21,21がオンされると、スイッチング部2に電源Eから電流 Iが流れ込もうとする。すなわち、過渡状態の初めには電流IがN - MOSFET21、 コイル23およびN - MOSFET21を通って負荷Fに急激に流れ込もうとする。 【0023】

3 するとコイル23には、よく知られているように、電流Iの増加を妨げる方向に起 電力(逆起電力)E」が生じて負荷Fへの電流Iが減少する(図3参照)。この場合、20 コイル23の初期電流(磁束)がゼロであれば、スイッチ1がオンされた後の過渡状態に おけるスイッチング部2から負荷Fへ流れる電流Iを、理論的にはゼロとすることができ る。

【0024】

4 過渡状態が終了すると、所定の電流 I がスイッチング部 2 から負荷 F に流れ込む。 すなわち、スイッチ 1 がオンされる。

【0025】

このように、この実施の形態のスイッチ1によれば、N-MOSFET21,21がオン された後の過渡状態における電流Iを、理論的にはゼロとすることができる。それにより 、スイッチ1がオンされた後の過渡状態におけるスイッチ1における電力損失を理論的に 30 はゼロとすることができる。

[0026]

(2) スイッチ1がオフされた場合

1 制御部(図示省略)からトリガーが、第1および第2回路素片2a,2bのN-M OSFET21,21のベースに入力され、それに基づいてN-MOSFET21,21 がオフする(図4参照)。

【0027】

2 N-MOSFET21,21がオフされると、スイッチング部2の電流Iが消滅し ようとする。すなわち、過渡状態の初めには電流IがN-MOSFET21、コイル23 およびN-MOSFET21を流れている電流Iが急激に消滅しようとする。 【0028】

3 するとコイル23には、先と同じように、電流Iの減少を妨げる方向に起電力(逆 起電力)E₁₂が生じて電流Iが減少が妨げられる(図5参照)。しかしながら、スイッ チング部2に並列に接続されたコンデンサ3の作用により、N-MOSFET21両端の 電圧はスイッチ1がオフされた時の電圧(ほぼゼロ)から急に変化できず、N-MOSF ET21から転移したコイル23に流れつづけようとする電流Iがダイオード22を通し て流れることによって、ゆるやかに上昇する。このように、N-MOSFET21がオフ された後の過渡状態におけるN-MOSFET21両端の電圧をほぼゼロとすることがで き、スイッチ1がオフされた後の過渡状態におけるスイッチ1における電力損失を理論的 にはゼロとすることができる。 40

[0029]

4 過渡状態が終了するとコイル23の逆起電力 E ⊾₂も消滅するので、スイッチング 部2の電流 I がゼロとなる。すなわち、スイッチ1 がオフされ、コイル23の電流(磁束) もゼロになる。

【 0 0 3 0 】

図6に、かかるスイッチにおけるN-MOSFETの特性を模式図的に示してある。

【 0 0 3 1 】

このように本実施の形態においては、確実にゼロボルト・スイッチングあるいはゼロカレ ント・スイッチングが実現されるので、図7に示すように、スイッチを2個用いて双方向 に駆動可能とした場合においても、図12に示す回路の場合のように、制御部にディレイ 10 タイマーを設ける必要はない。

【0032】

【実施例】

以下、より具体的な実施例に基づいて本発明をより具体的に説明する。

[0033]

実施例および比較例

実施例としてスイッチング部2のN-MOSFET21に60V×5A定格のものを用い、ダイオード22に200V×5Aの高速リカバリータイプのものを用い、コイル23に0.1ミリヘンリーのものを用い、またスイッチング部2に並列に設けられているコンデンサ3に0.2マイクロファラッドのものを用いて構成されたスイッチ1を2個用いて図207に示すように回路を構成し、その回路のオンおよびオフ時におけるスイッチ1の特性を測定するとともに、N-MOSFET21のオンおよびオフ時における特性も併せて測定した。その結果を図8(a)および図8(b)にそれぞれ示す。

【0034】

比較例として実施例のN-MOSFET21のスイッチを2個用いて図12に示すように 回路を構成し、その回路のオンおよびオフ時におけるスイッチの特性を測定した。その結 果を図8(c)に示す。

【0035】

図8(a)より、実施例のスイッチは、スイッチ両端の電圧変化率が押さえられ、有害な 高周波放出雑音レベルが低いことがわかる。また、図8(b)より、オフ時におけるN - 30 MOSFET21両端の電圧がほぼゼロであり、またオン時の電流がほゼロであるので、 オンおよびオフ時の両方においてスイッチング時の損失がほぼゼロに押さえられているの がわかる。

【0036】

なお、前記説明においては電流を基準にして説明を行ってきたが、コイルとコンデンサを 置き換えれば、電圧を基準として同様のことがいえる。

【0037】

以上、本発明を実施の形態および実施例に基づいて説明してきたが、本発明はかかる実施 の形態および実施例に限定されるものではなく、種々改変が可能である。例えばスイッチ ング部に用いられているトランジスタはN-MOSFETに限定されるものではなく、P40 -MOSFETとされてもよく、あるいは他の種類のトランジスタとされてもよい。また 、ダイオードについても、図9に示すようにN-MOSFETやP-MOSFETなどで 代用できる。さらに、コンデンサの挿入個所や個数についても改変が可能である(図10 参照)。

[0038]

【発明の効果】

以上詳述したように、本発明によれば無接点スイッチのオンあるいはオフ時の電力損失を 著しく低減できるという優れた効果が得られる。また、スイッチング周波数を高めてコイ ルやコンデンサを小型化しても損失が少ないという効果も得られる。さらに、放射雑音が 少ないために本発明のスイッチが適用される機器を小型化できるととともに、ノイズによ

り他の電子	- 回路に誤作動が生ずるおそれや無線通信に悪影響を与えるおそれもないという	
優れた効果	も得られる。	
【図面の簡	j単な説明】	
【図1】本	↓発明の一実施の形態のスイッチの回路図である。	
【図2】同	」スイッチを用いた回路がオンされたときの動作説明図であって、スイッチがオ	
ンされた状	意を示す。	
【図3】同]スイッチを用いた回路がオンされたときの動作説明図であって、コイルに逆起	
電力が生じ	;ている状態を示す。	
【図4】同	」スイッチを用いた回路がオフされたときの動作説明図であって、スイッチがオ	
フされた状	意を示す。	10
【図5】同]スイッチを用いた回路がオフされたときの動作説明図であって、コイルに逆起	
電力が生じ	びている状態を示す。	
【図6】同	スイッチの特性の説明図であって、同(a)は時間と電圧の関係を示し、同(
b)は時間	と電流の関係を示す。	
【図7】同	スイッチを2個用いて双方向駆動が可能とされている回路図の一例である。	
【図8】実	2施例および比較例のスイッチの特性を示すグラフであって、同(a)および同	
(b)は事	『施例の特性を示し、同(c)は比較例の特性を示す。	
	※登明のスイッチの他の例の回路図である	
	木登明のスイッチのさらに他の例の回路図である	
	従来のスイッチを用いた回路図の一例である	20
	従来のスイッチを2個田いて双方向駆動が可能とされている回路図の一例であ	20
3		
♥ ♥ ♥ ♥ 13	従来のスイッチの特性の説明図である	
【符号の説		
	, m 】 - フ イ ぃ チ	
ו ר	スイッチュージング如	
2		
2 d 2 h	第一凹 協 糸 内	
2 0		
2 1		20
2 2		30
23		
3 -		
E _		
Ει	コイルの逆起電力	
1	電流	
F	負荷	









(7)





【図3】



【図5】



【図6】











【図9】



【図10】



【図11】



【図12】



【図13】

